【工商時報新聞】告別電晶體橫向縮放！安謀揭示2026晶片演進關鍵 台廠創意、聯詠站上風口
2025.12.31 工商時報 張珈睿
原文連結：https://www.ctee.com.tw/news/20251231700060-430501
隨著人工智慧（AI）算力需求從雲端向下滲透至邊緣設備，全球半導體產業正迎來關鍵轉折點。全球矽智財（IP）大廠安謀（Arm）在最新的2026年技術預測揭示，晶片創新將不再僅僅依賴電晶體尺寸的橫向縮放，而是全面轉向「模組化小晶片（Chiplet）」、 「3D整合」、「資安」以及「系統級協同設計」，這股浪潮直接推升特定應用積體電路（ASIC）的黃金時代。
法人指出，隨雲端服務供應商（CSP）積極推動「去輝達化」、並以成本與效能最佳化為核心目標，台灣IC設計服務業者如創意，以及切入ASIC市場的顯示驅動IC龍頭聯詠，可望成為這波技術演化下的核心受惠者。
安謀認為，2026年Chiplet技術將全面普及。透過將運算、記憶體與I／O拆分為不同模組，設計團隊能針對不同製程節點進行「靈活搭配」，不僅能夠降低研發門檻，更縮短產品規模化的時間。
而憑藉先進材料和3D整合，實現更智慧的擴展。安謀分析，2026年晶片創新將更多來自新型材料應用與先進封裝技術，如3D堆疊和小晶片整合等。透過功能分層整合、最佳化散熱效率以及提升每瓦算力來突破，而非單純的橫向尺寸縮放。
在該趨勢下，法人認為，創意憑藉與台積電的緊密合作，以及在先進封裝（CoWoS、InFO）的長期深耕，成為CSP業者設計客製化AI處理器的首選夥伴，並開始為谷歌、微軟分別打造Axion、Cobalt 200 CPU，其中Axion已於2025年第四季正式進入量產。
另外，顯示驅動IC大廠聯詠，近期也罕見揭露其ASIC業務進展，透過Arm Neoverse CSS平台，跨入AI伺服器領域；透過「Spec-in」模式與合作夥伴深度結合，聯詠目標將傳統24～36個月的晶片開發週期，縮短至12個月左右。
半導體產業正朝著系統級協同設計的客製化晶片方向演進，從系統層面與軟體堆疊協同設計，同時針對特定AI框架、資料類型及工作負載完成深度最佳化；安謀強調，將致力於實現每單位能耗下能夠輸出的有效AI算力。
